This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

50 I nt. Cl².

19日本分類

19日本国特許庁

①特許出願公告

H 01 L 29/78 H 01 L 29/62 H 01 L 27/04 99(5) E 3 99(5)H0

昭51-45438

1

特 許 公 @公告 昭和51年(1976)12月3日

厅内整理番号 6426-57

発明の数 1

(全14頁)

1

公半導体装置

到特 昭46-45669

73出 昭46(1971)6月25日 顧

公 開 昭48-12686

❷昭48(1973)2月16日

⑫発 明 者 増田弘生

> 国分寺東恋ケ窪1の280株式会 社日立製作所中央研究所内

6 增原利明

同所

同 永田穣

同所

同 小沢時典

同所

人 株式会社日立製作所 包出 顧

東京都千代田区丸の内1の5の1

邳代 理 人 弁理士 薄田利幸

の特許請求の範囲

1 第1導電型を有する半導体基板表面に近接し て所望の間隔をもつて形成された第2導電型を有 する第1および第2の領域と、上記第1および第 2の領域のそれぞれ一部と上記第1および第2の 領域の間に介在する部分の半導体基板を覆つて連 25 る原因となり、動作を高速化するためには、条件 続して被着された第1のゲート絶縁膜と、上記第 1のゲート絶縁膜上の所望部分に被着された第2 のゲート絶縁膜と、少なくとも上記第2のゲート 絶縁膜を覆つて被着された良導電性物質よりなる ゲート電極をそなえ、上記第1および第2のゲー 30 オフセツト・ゲートのMOS・FETが、高速 ト絶縁膜はそれぞれ上記半導体基板表面に第1 お よび第2導電型を有する電荷を誘起せしめる絶縁 膜である半導体装置。

発明の詳細な説明

するものである。

従来一般に用いられている絶縁ゲート電界効果

型トランジスタ(以下NOS・FETと記す)は たとえば第1図に示す構造を有している。第1図 において、1はP型Si 基板、2はソース、3は ドレイン、4はSiO2層、5はゲート電極、6は 5 ソース電極、7はドレイン電極である。

2

このような構造のMOS·FETの高速動作が 可能であるためには、

- (1) チャネル導電率(β)が大きい
- (2) 浮遊容量が小さい
- 10(3) 素子の飽和時間が短かい

などの条件が満足されなければならない。

しかして、上記条件(1)を満足させるためには、 チャネルの長さを短かくする、ゲート巾を大きく する、チャネル部分のキャリア易動度を上げるこ 15 とが必要である。

また、条件(2)を満足させるためには、ゲートと ドレイン間の容量 (CGD)、ゲートと基板間の容 量(CGS)、および、ドレインと基板間の容量 (CDS)をいずれも小さくすることが必要であり、 20 条件(3)を満足させるためには、しきい値電圧を 0 に近ずけなければならない。

これらのうち、CGD は入力(ゲート)と出力 (ドレイン)間の容量であるから、MOS·FET が交流動作を行なう際に、入力側に負帰還のかか (2)の中では CGD を小さくすることが最も有効で ある。

このような考えにもとずいて、たとえば第2図 に示す4極MOS・FET、および第3図に示す MOS・FETとして提案されている。

4極MOS・FETは第2図から明らかなよう に、ゲート電極を第1ゲート電極 5と第2ゲート 電極 5″に分けて、その間の基板1にN⁺型拡散領 本発明は絶縁ゲート電界効果型半導体装置に関 35 城8を設けたものであり、信号は第1ゲート電極 5℃印加され、第2ゲート電極5℃にはパイプス電 圧が常時印加される。

また、オフセツト・ゲートのMOS・FETは、 第3図に示したように、ゲート電極5とドレイン 3の重なりをなくして、tなるオフセツト、設け たものである。オフセツト部分によつて、ゲート 電極5と、ドレイン3との重なりをなくしたため 5 諸特性を広範囲に調節することが可能になり、従 にCGD は0となるから、有害な負帰還を無くす ことができる。

しかし、4極MOS・FETは、ゲートの数が 増加するのでチップの面積が大きくなり、しかも、 第2ゲート電極5″にバイアス電圧を印加するため 10 部分を形成し、特性の向上を可能としたものであ 配線が複雑になるのいう欠点がある。

また、オフセット・ゲートの MOS·FETは、 ゲート 5 がチャネルの全部分を覆つていないため エンハンスメント型MOS・FETを形成するこ とができず、アナログあるいはデジタル回路用ス 15 (3) エンハンスメント型と抵抗 イッチとして使用することができない。

このように、4極MOS·FETおよびオフセ ット・ゲートMOS・FETはいずれも大きな欠 点を有しているばかりでなく、上記のような構造 ることはできず、さらに良好な特性を有する MOS·FETが必要とされていた。

本発明の目的は、従来のMOS・FETに関す る上記問題を解決し、高速動作の可能なMOS・ FETを提供することである。

上記目的を達成するため、本発明は、異なる構 造を有するゲートを組み合わせて1つのゲートを 作成し、従来のMOS・FETでは得られなかつ た、すぐれた特性を有する高速MOS・FETを 形成するものである。

以下、本発明について詳細に説明する。

周知のように、MOS・FETにはエンハンス メント型およびデプレツション型の2種類がある。 ゲート電圧が0のとき、ソース・ドレイン間にチ ヤネルが形成されないものがエンハンスメント型 35 (3) ゲートのエンハンスメント型部分の長さる短 であり、ゲート電圧が0であつても、ソース・ド レイン間にチャネルの形成されるのがデイプレツ ション型である。

従来のMOS·FETのゲート部分は、得られ るMOS・FETがすべてエンハンスメント型ま 40 たはデイプレッション型のいずれかの特性を示す ように、単一構造の絶縁膜を有していた。

しかるに、ゲート部分をこのような単一構造の 絶縁膜とはせず、ゲート絶縁膜の種類厚さ、およ

び被着する順序を変えて、それぞれエンハンスメ ント型、デイプレツション型、あるいは抵抗とな るようにし、これらを適当に組合わせて1つのゲ ート部分を形成するようにすれば、ゲート部分の 来得ることのできなかつた、すぐれた特性を有す る高速動作MOS·FETが期待できる。

本発明はこのような観点からなされたものであ つて、たとえば下記のように組み合わせてゲート る。

- (1) エンハンスメント型とデイブレツション型
- (2) エンハンスメント型、デイプレツション型、 および低抵

まず、エンハンスメント型とデイプレツション 型を組み合わせてゲート部分を形成したMOS・ FETについて説明する。

第4図はゲート絶縁膜としてSiO2層4のみを、 のみでは高速化に必要な上記条件をすべて満足す 20 使用した部分、および、SiQ2層 4と Al2O3 層 9の二重層を使用した部分の二つの部分によって ゲート部分を形成したMOS・FETを示す。ゲ ート絶縁膜がSiO₂層4のみよりなる部分はデイ プレツション型、SiO2層4とAl2O3層9の二 25 重層よりなる部分はエンハンスメント型として、 それぞれ動作する。

> このような構造のゲートを有するMOS・ FETは、つぎに示す多くの利点を有している。

- (1) エンハンスメント型部分の効果によつて、全 体としてエンハンスメント型FETとして動作 する。
- (2) チャネル長が等しいエンハンスメント型のみ のゲートにくらべて、デイプレンション型の部 分が入つたことによりβが大きくなる。
- かくすることによつて高速動作が可能になる。
- (4) -つのゲートの中にエンハンスメント型とデ イプレツション型の二部分が存在すればよいの であるから、マスク合わせの余裕が増加し、製 作の際にきわめて有利である。

また、エンハンスメント型、デイプレツション 型、および抵抗を組み合わせたゲートを有する MOS·FETは第5図に示す構造を有し、ゲー ト部分のうち、ゲート電極 5が全く被着されてい

б

ない箇所Rが抵抗として動作する。 このような型のFETは下記に示す利点を有す る。

- (1) ゲート電極 5とドレイン3の重なる部分がな いのでCGD は0になる。
- (2) 上記抵抗部分の抵抗値は、チャネル部分の等 .価的全抵抗値の約1/3程度にすぎず、特性へ の影響は少ない。また、抵抗部分をドレイン側 ではなくソース側におくことによつて月を小さ くすることができ、抵抗値の大きい負荷FET 10 として使用することも可能である。

ゲート部分がエンハンスメント型と抵抗よりな る構造のMOS·FETを第6図に示す。第6図 は抵抗をドレイン3側に設けた場合を示したが、 ソース2の側に形成することも可能である。 この型のFETはつぎの特徴を有している。

- (i) 従来のオフセット・ゲートMOS・FETは デイプレツション型の動作のみしかできなかつ たが、ゲートがエンハンスメント型の部分を有 しているので全体としてエンハンスメント型と 20 して動作する。
- (2) ゲートとドレインの重なりがなく、 CGD が 0 になるから、デイジタルスイツチとして高速 動作が可能になる。
- (3) 抵抗の存在によって月は小さくなるが特性に 25 わし、第10図で示される。 対する影響は少ない。

エンハンスメント型として動作するゲート部分 は、ゲート絶縁膜をたとえば適当な厚さを有する SiO。層とAloO。層など、絶縁体を重ねて被着 することによつて形成される。その1例を示せば 30 厚さ500~1000 ĂSiO2 層上に1500 Å 以下のAl₂O₃層を被着すれば、良好な結果を得 ることができる。

また、デイプレツション型のゲートは半導体基 板と同じ導電型の電荷を有する誘電体層のみによ 35 12図で示される。 つてゲート絶縁膜を形成するか、あるいは、半導 体基板と同じ導電型の電荷を有する絶縁体層の厚 さを、半導体基板と逆の導電型を有する絶縁体層 より厚くすればよい。

以下のSi0ヶ層のみを使用するか、あるいは厚さ 3000 A以上の厚いSiO2層上に、厚さ1500 A程度の薄いAl₂O₃層を被着して使用すればデ イプレツション型として動作する。

実施例 1

第7図はゲート部分をエンハンスメント型およ びディプレツション型より構成したMOS・ FETのゲート部分附近の構造を示す。第7図に 5 おける各部の寸法をつぎのように定め、ゲート電 圧VG をパラメータとしてドレイン電圧ードレイ ン電流(VD-ID) 特性を測定する。

チャネル長し………………… 8 д エンハンスメント型部分のチヤネル デイプレツション型部分のチャネル 5 μ SiO2層4の厚さTS ………… 500 Å 15 Al₂O₃ 層 9 の厚さTA ………1500 Å ゲート巾 W………10 # ゲートとドレインの重なり d D ………… 2 μ ゲートとソースの重なり dS ……… 2 μ

第8図および第9図はそれぞれエンハンスメン ト型部分およびデイプレツション型部分の特性を 示す。第7図に示した本発明によるFETの特性 は、第8図および第9図の特性を重ねた特性を表

第8図と第10図を比較すれば明らかなように 両特性はほとんど差はなく、第7図に示した本発 明によるFETの特性は、ゲートのエンハンスメ ント型部分によって定まることは明らかである。 第11図はSiO2層4およびAl2O3層9をゲ ート絶縁膜とする従来のエンハンスメント型 MOS·FETであり、チャネル長L、SiO₂層 4 および Al 2O3 層 9 の厚さTS,TAを上記の場 合と同様に定めた場合のVD-ID 特性は、第

第12図と第10図を比較すれば明らかなよう に、第1図に示した本発明によるMOS・FET は、第11図に示した従来のエンハンスメント型 MOS・FETにくらべてβは約2.5倍に改善さ たとえば、ゲート絶縁膜として厚さ1000A 40 れており、これは、他の条件が同じならば 2.5倍 の髙速動作が可能なことを示している。

実施例 2

第13図は、ゲート部分がエンハンスメント型、 デイブレツション型、および抵抗よりなるMOS・

8

FETのゲート附近の構造を示す。チャネル長し、 SiO_2 層 4および Al_2O_3 層 9の膜厚 TS ,TA ,ゲート巾Wはいずれも実施例 1 と同じにする。

第13図に示す本発明のMOS・FETにおいて、

エンハンスメント型部分のチャネル長 LE … 3 μ デイプレッション型部分のチャネル長 LD … 3 μ 抵抗部分のチャネル長 LR …………… 2 μ

としたときの、VD-ID特性は第14図で表わされる。この特性を第10図に示した特性(実施例1における本発明FETの特性)と比較すると利得はやや低いが、CGDが0であるという大きな特殊がある

また、全容量Cの値は、第11図に示した従来 の構造を有するエンハンスメント型MOS・ FETの値より約20%小さく、βの値は約2倍 である。

FETの動作速度は A/Cに比例するから、従 20 来のエンハンスメント型MOS・FETより約 2.5倍の高速動作が可能である。

実施例 3

第15図は、ゲート部分がエンハンスメント型 および抵抗よりなるMOS・FETのゲート附近 25 の構造を示す。チャネル長し、SiO₂層 4 および Al₂O₃ 層 9 の膜厚TS,TA, ゲート巾Wは、い ずれも実施例 1 および実施例 2 の場合と等しく形成する。

しかして、

エンハンスメント型部分のチャネル長 LE …6 μ 低抗部分のチャネル長 LR ……………2 μ としたときの VD – ID 特性は第 1 6 図で示される。

従来の構造によるエンハンスメント型MOS・FETと比較して、βは約4/3倍になり、Cは約30%減少するから、他の条件が同じならば動作速度は従来のMOS・FETの約1.9倍になる。 実施例 4

第17図はデイブレツション型ゲートの中央に エンハンスメント型ゲートをそなえた構造を有す るMOS・FETの、ゲート部分附近を示す。

•	第 1 のデイブレツション型部分のチャネル長 1 D ₁ ············3 μ
	第2のデイブレツション型部分のチ ヤネル長 l D ₂ ····································
5	エンハンスメント型部分のチャネル長↓E…2μ
	SiO2層4の厚さTS 500Å
	Al ₂ O ₃ 唇 9 の厚さ Ta 1 5 0 0 Å
	ゲート巾W10 #
10	•

とすると、従来のエンハスメント型MOS・ FETにくらべてβが約2.5倍、Cはほぼ同じになり、動作速度は約2.5倍に上昇する。 その他にも本発明は

- 15(1) エンハンスメント型部分のソースとドレイン間における移置が多少ずれてもよいので、製作の際におけるマスク合わせが容易である。
 - (2) エンハンスメント型部分のソース・ドレイン 間における位置が多少変つても特性にはあまり 影響しない。
 - (3) ソース 2 と ドレイン 3 を交換して使用できるので、回路中で使用する際にきわめて便利である。

など多くの利点を有している。

25 以上、本発明が従来のMOS・FETにくらべて高速動作が可能であるなど、きわめてすぐれた特徴を有していることを説明したが、その他にも、本発明を集積回路に適用すると、従来より集積度の高い論理回路を組むことが可能であるという利30点がある。

以下ゲート部分をエンハンスメント型、および 抵抗を組み合わせて形成したMOS・FET(以 下E・RゲートMOS・FETと記す)を用いて NAND回路を形成する実施例について説明する。 35 実施例 5

デジタル回路における基本的な論理は、NAND とNORである。

入力をn個、出力を1個有する論理ゲートを考えた場合、入力1~nのすべてに信号が入つたと40 きにのみ、出力に信号の出る論理ゲートがNANDゲートである。

第18図はE・RゲートMOS・FETを使用 してNANDを形成したものの断面図、第19図 はその等価回路を示す。第18図および第19図

においてQ₁ は複数のエンハンスメント型ゲート G1, G2, G3 と、長さ』なる抵抗 R1, R2をそ なえたE・RゲートMOS・FET、Q2は負荷 として用いられるMOS・FETである。

Q1 におけるソース2とドレイン3間の抵抗を 5 RSD,Q2の抵抗をRLとすれば、出力OP (Q: のドレイン電極 ?)より取出される出力電 圧Vout は、IP(Q2のゲート電極10)に印 加される電圧VimpをRL,RSD で分圧したも ので与えられる。

したがつて、 Q_1 のゲート G_1 , G_2 , G_3 のう ち、少くとも1つに信号が印加されないときは

$$R_{SD} = \infty$$

になる。

また、ゲートGi,Gz,G3 のすべてに信号が 印加された場合は

$$RSD = 2 K Q$$
,

$$R_L = 20 \sim 30 K \Omega$$

となり、

$$V out = \frac{RSD \quad V imp}{RSD + RL} = \frac{V imp}{10}$$

となる。

上記の説明からE・RゲートMOS・FETに よつてNAND回路の形成可能なことは明らかで あるが、E・RゲートMOS・FETを用いて NAND回路を形成する方法は、従来のMOS・ FETを使用する方法にくらべて、つぎのように 35 極 6 、ドレイン電極 7をそなえたMOS・FET 大きな利点を有している。

- (1) 集積度を高くすることができる……ゲート部 分が複数の小ゲートからなり、各小ゲートに入 力を印加できるのであるから、通常のMOS・ くなり、入力数が増加すればその効果はさらに 大きい。
- (2) スイツチ速度が向上する……スイツチ速度 を向上するためにはゲート長を短かくするのが

有効であるが、パンチスルー現象のためにゲー ト長はあまり短かくできない。本発明によるE・ $R f - MOS \cdot FET ctt$, G_1 , G_2 , G_3 間に拡散層がないためパンチスルーが起り難く、 ゲート長を短くできるのでスイッチ速度は向上 する。

以上、本発明半導体装置について説明したが、 つぎに本 発明半導体装置製造方法の実施例につ いて説明する。

10 実施例 6

第20図はゲート部分がエンハンスメント型お よびデイプレツション型よりなるMOS・FET の、形成工程を示す。

まず、第20図aに示すように、 SiOz層 4を 15 マスクとして、P型Si 基板1に多量のN型不純 物を拡散し、ソース2およびドレイン3を形成す る。

マスクに用いたSiO2層4を除去した後、第 20図bに示すように熱酸化法など周知の方法に 20 よつてSiO2層 4を全面に被着し、さらに

Al₂O₃ 層 9 および Cr 層 1 1 を順次被着する。 第20図 c は電極取付用の孔あけの工程を示し フオトエツチングを用いて上記SiO2層4、

Al₂O₃ 層 9、 Cr 層 1 1 の所望部分 k 孔 1 2 , 25 13,14をあけた。ただし、図から明らかなよ うに、ソースおよびドレイン電極用孔12,14 はSi 基板1に達しているが、ゲート電極用孔 13はSi 基板1には達しないで、Al₂O₃ 層 9 および Cr 居 1 1 を貫通して、SiO2 届 4 の表面 30 に達しているのみである。

Cr 層11をエツチングして除いた後、たとえ ばAlなどの良導電性金属層を全面に被着し、不 要な部分をフオトエッチングによつて除けば、第 20図dに示すように、ゲート電極5、ソース電 が形成される。このMOS・FETのゲート部分 は、図から明らかなように、ゲート絶縁膜が SiOz暦4とAlzOs層9の二層よりなるエンハ ンスメント型部と、SiO2層4のみのデイプレツ FETを使用する場合よりなるかに集積度が高 40 ション型部からなり、先に説明した特徴と有して いる。

実施例 7

第21図はゲート部分がエンハンスメント型お よび抵抗よりなるMOS・FETの形成工程を示

12

す。

第21図 a に示すように P型 Si 基板 1の所望位置に多量の N型不純物を拡散してソース 2 およびドレイン 3 を形成した後、熱酸化法、C V D、フォトエッチングなど、周知の方法によつて SiO2 層4、Al2O3 層9、所望の孔を有するリンガラス層 15 を順次被着する。

第21図bは Al_2O_3 層9への孔あけの工程を示し、リンガラス層15をマスクとし、熱リン酸 H_3PO_4 よりなるエッチ液を用いて、孔16,17をあける。

つぎに、 $NH_4F: HF=6:1$ なる組成のエッ れ従来のエンハンスメント型MOS・FETの構 チ液を用いてエッチを続けると、孔 16 、17 に 造を示した断面図および電圧 - 電流特性曲線図で つて露出された部分の SiO_2 層 4 およびリンガラ ある。 ス層 15 がエッチして除かれ、第 2 1図 c に示す 15 第 4 図乃至第 1 0図および第 1 3図乃至第 1 9 は、本発明の実施例を説明するための一部断面

たとえば A1 などの良導電性金属を全面に被着 図または曲線図した後、フォトエッチングによつて不要部分を除 は、本発明MC去すれば、第21図 d に示すように、ゲート電極 断面図である。5、ソース電極 6、ドレイン電極 7が形成される。20 じものを示す。

以上詳述したように本発明によるMOS・

FETは従来の構造を有するMOS・FETより もはるかに高速なエンハンスメント型動作が可能 であり、また、従来よりもはるかに高い集積密度 で論理回路を形成できるなど、工業上得られる利 5 益はきわめて大きい。

図面の簡単な説明


第1図乃至第3図は従来のMOS・FETの構造を示す一部断面図であり、1はP型Si基板、2はソース、3はドレイン、4はSiOz絶緑膜510はゲート電極、6はソース電極、7はドレイン電極である。また第11図および第12図はそれぞれ従来のエンハンスメント型MOS・FETの構造を示した断面図および電圧一電流特性曲線図である。


第4図乃至第10図および第13図乃至第19 図は、本発明の実施例を説明するための一部断面 図または曲線図であり、第20図および第21図 は、本発明MOS・FETの製造工程を示す一部 断面図である。記号1乃至7はいずれも上記と同 じものを示す。


69引用文献


25

特 公昭48-22394











0








才 12 図





才 13 回














才 20 図

